PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03250316 A

(43) Date of publication of application: 08.11.91

(51) Int. CI

G06F 1/12 H03K 5/00 H04L 7/00 H04N 5/073 // G06F 15/66

(21) Application number: 02048131

(22) Date of filing: 28.02.90

(71) Applicant:

DAINICHI:KK

(72) Inventor:

SHOJI WATARU TABUCHI DAISUKE NAKAJIMA ICHIRO


(54) SYNCHRONISM ADJUSTER

(57) Abstract:

PURPOSE: To automatically attain the adjustment of synchronism for a synchronism adjuster as a whole by securing a constitution where a synchronism detection means outputs a signal to show the synchronism secured among all timing signals, and a control means outputs again an initialization signal before outputting the preceding signal.

CONSTITUTION: The timing signals showing the working states of the signal processing units 7-1 - 7-M are produced from the supplied initialization signals and synchronism reference signals for each of units 7-1 -7-M. A synchronism detection means 5 receives those timing signals and outputs a signal to show the detection of synchronism secured among all timing signals. A control means 1 controls the units 7-1 - 7-M and outputs again the initialization signals before the signal showing the detection of synchronism of timing signals is received from the means 5. In such constitution, the synchronism is automatically adjusted for a synchronism adjustor as a whole without requiring such tasks that need the large manhour and the high cost.

COPYRIGHT: (C)1991,JPO&Japio



◎ 公 開 特 許 公 報 (A) 平3-250316

®Int. Cl. ⁵	識別記号	庁内整理番号	❸公開	平成3年(1991)11月8日	日
G 06 F 1/12 H 03 K 5/00 H 04 L 7/00 H 04 N 5/073 // G 06 F 15/66	B A J	7125-5 J 8949-5K 9070-5C 8420-5L 7459-5B G 0 審査請	06 F 1/04 求 未請求 訂	340 Z 背求項の数 1 (全11頁))

◎発明の名称 同期調整装置

②特 願 平2-48131

20 類 平 2 (1990) 2 月 28日

@発明 司 者 庄 渉 東京都渋谷区代々木1丁目35番7号 株式会社大日内 ⑫発 明 者 \blacksquare 渕 大 東京都渋谷区代々木1丁目35番7号 株式会社大日内 介 @発 明 者 島 郎 東京都渋谷区代々木1丁目35番7号 株式会社大日内 勿出 願 株式会社大日 人 東京都渋谷区代々木1丁目35番7号 個代 理 弁理士 佐藤 --- 雄 外3名

明細

1. 発明の名称

间期調整装置

2. 特許請求の範囲

供給された初期化信号によって初期状態とされる複数の信号処理ユニットを備え、これら複数の信号処理ユニットに対して供給される同一の同期 基準信号に基づいて全ての信号処理ユニットが同 期して動作すべく構成された同期調整装置において、

供給された初期化信号及び同期基準信号とから 各々の信号処理ユニットの動作状態を示すタイミ ング信号を各々の信号処理ユニット毎に生成して 出力するタイミング信号生成出力手段と、

前記タイミング信号生成出力手段から出力されるタイミング信号を受けて、すべてのタイミング信号を受けて、すべてのタイミング信号が同期したことを検出したときに、同期を検出したことを示す信号を出力する同期検出手段と、

前記各々の信号処理ユニットを制御下に置き、 前記同期を検出したことを示す信号が同期検出手 段から出力されるまでの間、前記初期化信号を再 度出力する制御手段と、

を備えたことを特徴とする同期調整装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は一般に同期調整装置に関し、特に複数の画像制御ユニットを備え、これらの画像やでスターユニットの画像ででスターユニットであるシステムにおいて、知りであるととる装置に関する。本発明に係る成ユニットを備え、近りのディジタルの音のである。本発明に保るのである。本発明に保るのである。本発明に保るのである。本発明に保るのである。本発明に保る同期に保るのである。本発明に保る同期に保るのである。本発明に保る同期に保るのである。本発明に保る同期に保るのである。本発明に保る同期には、

更には複数のデータ通信端末ユニットを備え、これらのデータ通信端末ユニットのいずれか1つがマスターユニットで残りがスレーブユニットであるシステムにおいて、これらのデータ通信端末ユニット間の同期をとる装置等としても好適に用いられる。本明細書においては、説明の都合上、1つのマスター画像制御ユニットと複数のスレーブ画像制御ユニットとを備えたシステムにおいて、これら各ユニット間の同期をとる装置として好適な同期調整装置に関して記述することとする。

〔従来の技術〕

一般に、上述した複数個の画像制御ユニットを 備えたシステムの概要は、上記複数個の画像制御 ユニットを始め、ホストコンピュータ、入出力インターフェース部、表示部等を有する構成となっている。ホストコンピュータは、入出力インターフェース部を通して前記複数個の画像制御ユニットを始め、表示部や他にシステムを構成している 各種機器類に対してコントロール信号を出力することにより、システム全体をその制御下に置く。

トローラから銃出し要求のあった画像データを、 画像情報として画像メモリコントローラに出力す るようになっている。画像メモリコントローラは、 前記システム内に設けられているクロックバルス 生成回路から出力されるクロックパルスのタイミ ングで動作し、各種制御を実行する。画像メモリ コントローラは、ホストコンピュータから入出力 インターフェース部を通して与えられるコントロ ール信号に従って制御動作を実行する。即ち、ホ ストコンピュータから与えられるコントロール信 号に基づいてホストコンピュータとの間において 各種画像情報の授受を行ない、ホストコンピュー 夕から与えられた画像情報については、画像デー 夕として前記画像メモリ内の所定のアドレスに帯 込む。一方、画像メモリ内の所定のアドレスに記 憶されている画像データについては、画像情報と して読出し、該読出した画像情報をホストコンピ ュータから与えられたコントロール信号に従って 表示部に表示出力する。

ホストコンピュータは、又、入出力インターフェース部を通して前記各々の画像制御ユニットとの間で必要に応じて各種データの授受を行なう。入出力インターフェース部は、ホストコンピュータから出力されたコントロール信号を受けて、これらのコントロール信号を開発して大々出力するとともに、前記各々の画像制御ユニットから出力された信号を受けて、これらの信号をホストコンピュータに対して出力するようになっている。

前述した各々の画像制御ユニット内部の回路構成は、それら全でが実質的に同一となっている。即ち、前記各々の画像制御ユニットは、画像メモリコントローラと、画像メモリとを備えている。画像メモリには、例えば画像データの記憶専用のダイナミックRAM(以下、「DRAM」と略称する)が用いられている。画像メモリは、画像メモリコントローラから与えられた各種画像情報を画像データとして記憶、保持するとともに、画像メモリコン

(発明が解決しようとする課題)

ところで、上述したごとき構成の複数の画像制御ユニットを具備したシステムにあっては、ママクーに記載されるような手順を経ることによってスターでお定されている画像制御ユニットとのイスとこれた残りの画像制御ユニットとのイズ(初期化)を行なっての側側御ユニットとのカイズ(初期化)をずマスター画像制御ユニットとのイズには、まずマスター画像制御ユニットにかける。一つの最近には別のイニシャライズ信号の出し、一つの最近には別のイニシャライズは出しや初期では、これによってデータを込み/読出しやか実行されていた。

そして、上記システム全体としての動作タイミングの同期調整は、これらのイニシャライズ信号がマスター画像制御ユニットと残りのスレーブ画像制御ユニットとに対して夫々出力された時点と、クロックパルス生成回路から各々の画像制御ユニ

ットに対して出力されるクロックパルス信号とを 基準とすることによって、マスター画像制御ユニットと残りのスレーブ画像制御ユニットとの間の 動作タイミングの同期がとられるようになってい た。

ところが、実際には上記構成のみでは、ホストコンピュータのバラツキや、ホストコンピュータとマスター画像制御ユニット、スレーブ画像制御ユニット間を接続するバスラインの長さのバラツキやその他の各種要因により、前記タイムラグが常時一定値となるとは限らない。そのため、前述したイニシャライズのみにおいて、マスター画像制御ユニットとスレーブ画像制御ユニットとの間の動作タイミングの同期をとることは容易でなかった。

そこで、従来、上記構成のシステムにおいては、 以下に記載するような方法によって同期調整が行なわれていた。即ち、その1つは、予め上記システムを試験的に駆動することにより、他のスレーブユニットと同期のとれないユニットを見出して、

易でない。そのうえ、製品出荷時に、前記各スレープユニットが略完全に同期がとれるように調整出来たにしても、前記システムが設置された環境によっては、他のスレープユニットと同期のとれないスレープユニットが現出するような不具合の生じることがあった。

他方において上記第2の方法を採用した場合にも、前記第1の方法を採用した場合と同様にスレープユニットとされた全ての画像制御ユニットとされた全ての画像制御ユニットと対して厳密を実施したうえで、最もの方を見出るので、とりの遅れるスレープユニットと過でとファインを選をシアクの遅れのにのようにの遅れるアイでは、合なるスレープログラインを選定ができる。更い略にいるスティンを選び、からのでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、これが設置された環境によっては、やはりを採用した。

上記システムを製品として出荷する際に、この問題として出荷する際に、この技術のはないユニットに対して「公全体として対象をはいることによってシステム全体として、別の1つによっては、であると同様にシステムを試験的に駆動見し、でもタイミングの遅れるスレープユニットのタイニングののスレープユニックパルス生成回路のスレープユニックパルスを回路が開発した。では、では、システム全体としての問題をする方法である。

しかしながら、上述した第1の方法を採用した 場合には、スレーブユニットとされた全ての画像 制御ユニットに対して厳密な試験を実施したうえ で、同期のとれないユニットに対して他のスレー ブユニットと略完全に同期がとれるように関整し たり、他のスレーブユニットと略完全に同期がと れるようなデバイスを手当てするのは技術的に容

スレーブユニットと同期のとれないスレーブユニットが現出するような不具合の生じることがあった。

従って本発明は、上述した従来技術における不 具合を解消するためになされたもので、その目的 は、与えられた信号を受けてこれに所定の信号処 理を施す複数個の信号処理ユニットを備え、これ ら複数個の信号処理ユニットの同期をとって駆動 されるように構成された装置において、装置全体 としての同期をとるために、特別な試験を実施す ることによって同期のとれない信号処理ユニット を見出して、この同期のとれない信号処理ユニッ トに対して何らかの技術的手段を講ずることによ って装置全体として同期がとれるように調整した り、或いは、動作タイミングの最も遅い信号処理 ユニットと動作タイミングを合わせるために、各 々の信号処理ユニット毎に異なるディレイ時間を 持ったディレイラインを接続する等の多大な工数 と高コストを要する作業を必要とすることなく装 置全体としての同期が自動的に調整可能な問期調

整装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために本発明は、

供給された初期化信号によって初期状態とされる複数の信号処理ユニットを備え、これら複数の信号処理ユニットに対して供給される同一の同期基準信号に基づいて全ての信号処理ユニットが同期して動作すべく構成された同期調整装置において、

供給された初期化信号及び同期基準信号とから各々の信号処理ユニットの動作状態を示すタイミング信号を各々の信号処理ユニット毎に生成して 出力するタイミング信号生成出力手段と、

前記タイミング信号生成出力手段から出力されるタイミング信号を受けて、すべてのタイミング 信号が同期したことを検出したときに、同期を検 出したことを示す信号を出力する同期検出手段と、

前記各々の信号処理ユニットを制御下に置き、 前記同期を検出したことを示す信号が同期検出手 段から出力されるまでの間、前記初期化信号を再

出して、この同期のとれない信号処理ユニットに対して何らかの技術的手段を講ずることによってシステム全体として同期がとれるように調整処理ユニットと動作タイミングを合わせるために信号処理ユニット毎に異なるディレイラインを接続する等の多大ななもとのに対しての同期の自動的な調整が可能となった。

(事施例)

以下、図面により本発明の一実施例について説明する。

本発明に係る同期調整装置は、既に説明した内容から明らかなように、複数の画像制御ユニットを具備したシステム、複数のディジタル音声合成器ユニットを具備したシステム、複数のデータ通信端末ユニットを具備したシステム等において、 大々のユニット間の同期をとる装置として好適に 用いられるものである。本明細書においては、複 度出力する制御手段と、を備えた構成とした。 【作 用】

上記構成において、タイミング信号生成出力手 段は、供給された初期化信号及び同期基準信号と から各々の信号処理ユニットの動作状態を示す々 イミング信号を各々の信号処理ユニット毎に生成 して出力し、同期検出手段は、前記タイミング信 号生成出力手段から出力されるタイミング信号を 受けて、すべてのタイミング信号が同期したこと を検出したときに、同期を検出したことを示す信 号を出力し、制御手段は、各々の信号処理ユニッ トを制御下に置き、前記同期を検出したことを示 す信号が同期検出手段から出力されるまでの間、 前記初期化信号を再度出力するようにしたので、 与えられた信号を受けてこれに所定の信号処理を 施す複数個の信号処理ユニットを備え、これら複 数個の信号処理ユニットの同期をとって駆動され るように構成された装置において、装置全体とし ての同期をとるために、特別な試験を実施するこ とによって同期のとれない信号処理ユニットを見

数の画像制御ユニットを具備したシステムにおいて、夫々のユニット間の間期をとる装置として用いられる場合について説明することとするが、これは本発明に係る同期調整装置が該システムにの み適用されることを意味するものではない。

第1図は、本発明の一実施例に従う同期調整装置の全体的な構成を示したプロック図である。本発明の一実施例に従う同期調整装置の概要は、第1図にて図示するように、ホストコンピュータ1を始め、レジスタ3、同期検出回路5、画像制ユニット7-1、7-2、……7-n、7-M、ビデオ信号生成ユニット9、ディスプレイ11及びクロックパルス生成回路13等を具備した構成となっている。

上記構成について更に詳述すれば、以下のようである。即ち、本実施例においては、画像制御ユニットに指定されており、残りの画像制御ユニット7-1~7-nがスレーブ画像制御ユニットとなっている。ここで、マスター画像制御ユニット7-Mとスレ

- ブ画像制御ユニット7-1~7-nとは、それ ぞれの内部回路構成が略同一であるので、以下、 マスター画像制御ユニット7-Mの内部回路構成 についてのみ説明し、残りのスレーブ画像制御ユ ニットフー1~フーnについての説明は省略する。 マスター画像制御ユニット7-Mは、画像メモ リコントローラ8aと画像メモリ8bとを備えて いる。画像メモリ8bには、例えば画像データの 記憶専用のDRAMが用いられている。画像メモ リ8bは、画像メモリコントローラ8aの制御下 で、画像メモリコントローラ8aからアドレス信 号が与えられ、次いでRAS/CAS信号が与え られることによって、画像メモリコントローラ 8 a から与えられた画像情報を該画像メモリ8 b 内の所定番地に記憶する。画像メモリ8bは、又、 画像メモリコントローラ8aからアドレス信号が 与えられ、次いでRAS/CAS信号が与えられ ることによって、該画像メモリ8b内の所定番地 に記憶している画像情報を画像メモリコントロー ラ8aやビデオ信号生成ユニット9に対して出力

nの画像メモリコントローラ(図示しない)と、 ビデオ信号生成ユニット9とに対して夫々出力する。画像メモリコントローラ8aは、更に、前記 HS/VS信号の立上りの時点を起点として、クロックパルスD1と同期させてクロックパルス D1と略同一のオンタイム幅を持ったディスプレイアドレスストローブ信号(DASTB)を内部 同期信号として同期検出回路5に出力するようになっている。

スレーブ画像制御ユニット7-1~7-nの画像メモリコントローラ(図示しない)や画像メモリ(図示しない)は、夫々マスター画像制御ユニット7-Mの画像メモリコントローラ8aや画像メモリ8bと略同様な構成となっている。スレーブ画像制御ユニット7-1~7-nに内蔵されている各々の画像メモリコントローラ8aにおけると同様に、クロックパルス生成回路13から出力されるクロックパルスに基づいて定まるタイミングで動作する。これら各々の画像メモリコントローラは、

する。

画像メモリコントローラ8aは、クロックパル ス生成回路 13から出力されるクロックパルスに 基づいて定まるタイミングで動作する。画像メモ リコントローラ8aは、前述したように、画像メ モリ8bを制御する。画像メモリコントローラ 8aは、ホストコンピュータ1から例えば15エ 程から成る初期情報の書込み工程(以下、「イニ シャライズ」という)の書込み処理における所定 の1工程のライトイネーブル信号(WE信号:論 理レベル "L")の立上りに応答してクロックパ ルス生成回路13から出力される最初のクロック パルスをD1、次のクロックパルスをD2とし、 以後のクロックパルスをD1, D2, D1, D2, ……のように認識する。画像メモリコントローラ 8 a は、前記最初にD1と認識したクロックパル スがクロックパルス生成回路13から出力された 時点と略同期して、論理レベル "H"の水平/垂 直同期信号(以下、「HS/VS信号」と略称す る)を、スレーブ画像制御ユニット7-1~7-

夫々のスレーブ画像制御ユニットの画像メモリを制御する。これら各々の画像メモリコントローラは、ホストコンピュータ1により上記イニシャライズ処理が実行されると、 WE 信号の立上とから上のが定り上記ののからによりには、水のクロックパルスをD1、次のクロックパルスをD1、次のクロックパルスをD1、次のクロックパルスをD1、以後のクロックパルスをD1、以後のクロックがルスをD1、以後のクロックがルスをD1、以後のクロックがルスをD1、以後のクロックがルスをD1、以後のクロックがルスをD1、以後のクロックがルスをD1、以後のクロックがルスをD1、以後のクロックがルスをD1、以後のクロックが表がでは、クロックロックには、カーブには、ないのでは、クロスでは、ないのでは、クロスでは、ないのではないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのではないのでは、ないのでは、ないのでは、ないのでは、ないので

クロックパルス生成回路13は、前述したマスター画像制御ユニット7ーMの画像メモリコントローラ8aを始め、スレーブ画像制御ユニット7ー1~7ーnの画像メモリコントローラに対して、夫々クロックパルスを生成して出力するよう

になっている。本実施例において、クロックバルス生成回路13から出力されるクロックバルスの周波数は、6 MH2/S に設定されているが、クロックバルス生成回路13から出力されるクロックバルスの周波数は、6 MH2/S にのみ限定されるものでないのは勿論である。

ビデオ信号生成ユニット9は、マスター画像制御ユニット7-Mの画像メモリコントローラ8aから出力されるHS/VS信号と、マスター画像制御ユニット7-Mから出力される画像データ信号、スレーブ画像制御ユニット7-1~7-Nから大々出力される画像データはでデオ信号を生成し、該生成したビデオ信号を立て、ボデオに出力する。ディスプレイ11に出力する。ディスプレーデオ信号生成ユニット9から出知御ユニット7-Mから大々出力された画像を表示する1個の画像情報を表示する。同期検出回路5は、前記マスター画像制御ユニット7-Mから出力されたディスプレイアドレス

を示す信号として、論理レベル "H" のSYNC 信号を出力する。本実施例においては、同期検出回路5において、各画像制御ユニット7~1~7~ M 等から夫々出力されるディスプレンストローブ信号(DASTB)の同期を検出することとしたが、同期検出回路5が同時を検出する信号はディスプレイアドレスストローズはは出する信号はディスプレイではなるものではなく、前述した各々の画像制御ユニット7~1~7~ M の動作状態を示すタイミング信号にも発する。なお、同期検出回路5の内部の回路構成に関しては、第2図にて詳述する。

レジスタ3は、同期検出回路5から出力された 信号を一時的に記憶し、ホストコンピュータ1か らの統出し要求に応じて前記記憶していた信号を ホストコンピュータ1に対して出力するようにな っている。

ホストコンピュータ1は、前述した各々の画像 制御ユニット7-1~7-n, 7-M等をその制

ストロープ信号(DASTB)を始め、スレーブ 画像制御ユニット7-1~7-nから夫々出力さ れたディスプレイアドレスストローブ信号 (DASTB) を入力し、これら各々のディスプ レイアドレスストローブ信号 (DASTB) 間で 論理稅演算を実行する。同期検出回路5は、前記 各々の画像制御ユニット7-1~7-n, 7-M を具備したシステムに対してスレープの関係に立 つ複数の画像制御ユニットを具備したシステムが 接続されているときには、前記ディスプレイアド レスストローブ信号(DASTB)と前記スレー プユニット側から出力されたディスプレイアドレ スストローブ信号(DASTB)との間において 論理積演算を実行する。同期検出回路5は、前記 ディスプレイアドレスストローブ信号 (DASTB) の論理レベルがすべて"H"にな ったとき、即ち、前記すべてのディスプレイアド レスストローブ信号(DASTB)が同期したと きには、これらすべてのディブレイアドレススト ロープ信号(DASTB)の同期を検出したこと

御下に置く。ホストコンピュータ1は、レジスタ3を通して同期検出回路5から論理レベル "H"のSYNC信号が出力されるまでの間、所定周期で前記各々の画像制御ユニット7-1~7-n、7-Mに対して夫々所定のイニシャライズ処理を実行する。ホストコンピュータ1は、レジスタ3を通して同期検出回路5から論理レベル "H"のSYNC信号が出力された時点で、前記イニシャライズ信号の周期的な出力を停止し、これによって各画像制御ユニット7-1~7-n、7-Mによる所定の画像データ処理動作のプロセスに移行することとなる。

前述したホストコンピュータ1から出力されるWE信号を始め、マスター画像制御ユニットフーMから出力されるディスプレイアドレスストローブ信号(DASTB)、スレーブ画像制御ユニットフー1~フーnから出力されるディスプレイアドレスストローブ信号(DASTB)、クロックパルス生成回路13から出力されるクロックパルス信号及び同期検出回路5から出力される

SYNC信号の時間的な関係については、後に第 3図(A)及び第3図(B)を用いて詳述する。

第2図は、前記第1図にて図示した同期検出回路5の内部の回路構成を示したプロック図である。第2図において、論理積減算回路5 a は、前記各々の画像制御ユニット7-1~7-n,7-M.スレーブ側のシステムの各画像制御ユニット(図示しない)から夫々出力されたディスプレイアドレスストローブ信号(DASTB)の論理をとる。論理積減算回路5 a は、前記ディスプレイアドレスストローブ信号(DASTB)の論理レベルがすべて"H"になったとき、即ち、前記ディスプレイアドレスストローブ信号

(DASTB)が同期したときには、論理レベル "H"のストローブ信号STBを出力する。Dフリップフロップ5bは、そのセット端子Sには、 常に論理レベル"H"の電圧信号が印加されているとともに、データ入力端子Dには、電源Vcc から抵抗Rを通して常に論理レベル"H"の電圧 信号が供給されている。Dフリップフロップ5b

端子Rには、ホストコンピュータ1からライトネーブル信号(WE信号)が印加ざれるようになっている。 Dフリップフロップ 5 b は、前記ホストコンピュータ1からライトイネーブル信号(WE信号)が印加される毎に、リセットされるようになっている。

第3図(A)及び第3図(B)は、夫々本発明の一実施例に従う同期調整装置を構成しているマスター画像制御ユニット7-Mから出力される内部同期信号(ディスプレイアドレスストローブ信号DASTB)と、各々のスレーブ画像部同期信号(ディスプレイアドレスストローブ信号DASTB)とが同期しないとき、及び同期しているときに同期検出回路5から出力される信号の論理レベルを示したタイミングチャートである。

まず最初に、第3図(A)のタイミングチャートを用いて、マスター画像制御ユニット7-Mから出力される内部同期信号(ディブレイアドレスストローブ信号DASTB)と、スレーブ画像制

は、そのクロックパルス入力端子CPに対して前記論理積減算回路5aから論理レベル"H"のストローブ信号STB(パルス信号)が入力されると、論理レベル"H"のSYNC信号を出力する。この論理レベル"H"のSYNC信号は、ホストコンピュータ1によりオストコンピューター1に入力的成立を認識して後続の処理に入る。ホストコンピュータ1は、同期成立を認識して後続の処理に入る。ホストコンピュータ1は、同期成立を認識して過程に入る。まないののでは、同期不成立と認識して再度上記れていまって、処理を最初から実行し直す。

こうして論理レベル "H" のSYNC信号が得られるまで、即ち、同期が成立するまで上記イニシャライズ処理が繰り返される。 通常、上記装置においては、数度のイニシャライズ処理を繰り返すことによって同期成立が得られるものと思料される。 更に前記Dフリップフロップ5bのリセット

御ユニット7-1~7-nから出力される内部同 期信号(ディスプレイアドレスストローブ信号 DASTB) とが同期しない場合について説明す る。本実施例において、画像処理を開始するに当 たり、まずホストコンピュータ1からマスター画 優制御ユニット7-Mに対して例えば、15工程 から成る所定の初期設定情報を書込むためのイニ シャライズ処理が実行される。このイニシャライ ズ処理における所定の1工程のライトイネーブル 信号 (WE 信号) (第3図(A) (a) 参照)の 立上りに応答して、マスター画像制御ユニットで - Mの画像メモリコントローラ8aは、クロック パルス生成回路13から出力された最初のクロッ クパルス信号をD1と認識するとともに、この最 初のクロックパルス信号D1と続く次のクロック パルス信号をD2と認識する。そして、以後に出 力されるクロックパルス信号をD1. D2. D1. D 2, ……のように認識する(第3図(A)(c) 参照)。又、前記WE信号の立上りを認識した時 点tlの直後に、最初にDlと認識したクロック

パルス信号が立上った時点と略同期してHS/ VS信号の論理レベルを"H"とし、この論理レ ベル "H"のHS/VS信号をビデオ信号生成ユ ニット9を始めスレーブ画像制御ユニット7-1 ~7-nの各画像メモリコントローラ (図示しな い) に対して夫々出力する (第3図 (A) (d))。更に、画像メモリコントローラ8aは、 前記HS/VS信号の立上り時と前記最初にD1 と認識したクロックパルス信号の立上り時とを起 点として、前記クロックパルス信号D1に同期さ せてこのクロックパルス信号D1と略同一のオン タイム幅を持つ内部同期信号(ディスプレイアド レスストローブ信号DASTB)を生成して同期 検出回路5に出力する(第3図(A)(e))。 この内部同期信号としてのディスプレイアドレス 信号(DASTB)は、画像メモリコントローラ 8 a から同期検出回路5 に対して連続的に出力さ れる。ここで、クロックバルス生成回路13から 出力されるクロックパルス信号の周波数を6 MHZ/ Sとすれば、画像メモリコントローラ8aから同

期検出回路5に対して出力される内部同期信号 (ディスプレイアドレスストローブ信号 DASTB)の周波数は、3 MH2/Sとなる。

次にスレーブ画像制御ユニット7-1~7-n に対するイニシャライズ処理が行なわれ、その中 の所定の1工程のライトイネーブル信号(WE信 号) (第3図(A) (b) 参照) の立上り(t2) に応答して前記スレープ画像制御ユニット7-1 ~ 7 - n は、クロックパルス生成回路 1 3 から出 力された最初のクロックパルス信号をD1と認識 するとともに、この最初のクロックパルス信号 D1と続く次のクロックパルス信号をD2と認識 する。そして、以後に出力されるクロックパルス 信号をD1, D2, D1, D2, ……のように認 職する(第3図(A)(f)参照)。又、前記ス レーブ画像制御ユニット7-1~7-nの画像メ モリコントローラ (図示しない) は、前記マスタ - 画像制御ユニット7 - Mの画像メモリコントロ - ラ B a から既に出力されている H S / V S 信号 の論理レベル "H" 区間 (水平走査期間) におい

で前記クロックパルス信号D1の立上りに同期した内部同期信号(ディスプレイアドレスストローブ信号DASTB)を夫々生成する(第3図(A)(8)参照)。上記内部同期信号は、これら各々の画像メモリコントローラ(図示しない)から同期検出回路5に対して連続的に出力される。ここで、クロックパルス生成回路13から出力される、前記と同様に各々の画像メモリコントローラ(図示しない)から同期検出回路5に対して出力される内部同期信号(ディスプレイアドレスストローブ信号DASTB)の周波数は、3MHZ/Sとなる。

第3図(A)(e)と、第3図(A)(g)とを参照して明らかなように、マスター画像制御ユニット7-Mから同期検出回路5に出力される内部同期信号(ディスプレイアドレスストローブ信号DASTB)と、スレーブ画像制御ユニット7-1~7-nから夫々同期検出回路5に出力される内部同期信号(ディスプレイアドレスストローブ信号DASTB)とは同期しない。従って、同

期検出回路5から出力されるSYNC信号の論理 レベルは、第3図(A)(h)にて示すように、 "L"のままである。

次に、第3図(B)のタイミングチャートを用 いて、マスター画像制御ユニット7-Mから出力 される内部同期信号(ディスプレイアドレススト ローブ信号DASTB)と、スレーブ画像制御ユ ニットフェ1~フェルから出力される内部同期度 号(ディスプレイアドレスストローブ信号 DASTB) とが同期している場合について説明 する。本実施例ににおいて、画像処理を開始する に当たりホストコンピュータ1により、まずマス ター画像制御ユニット7-Mに対して例えば、 15工程から成る所定の初期設定情報を書込むた めのイニシャライズ処理が実行される。このイニ シャライズ処理における所定の1工程のライトイ ネーブル信号 (WE信号) (第3図(B) (a) 参照)の立上りに応答してマスター画像制御ユニ ット7-Mの画像メモリコントローラ8aは、ク ロックパルス生成回路13から出力された最初の

クロックパルス信号をD1と認識する。これとともに、この最初のクロックパルス信号D1と続く次のクロックパルス信号をD2と認識する。そして、以後に出力されるクロックパルス信号をD1、D2、D1、D2, ……のように認識する(第3図(A)(c)参照)。

又、前記ライトイネーブル信号(WE信号)の立上りを認識した時点t3の直後に、最初にD1と認識したりロックパルス信号が立上った時点と略同期してHS/VS信号の論理レベルを"H"とし、この論理レベル "H"のHS/VS信号をとして、信号生成ユニット9を始めスレーブ画像メモリコンとでする「個像メモリコン(図示しない)に対して夫々出力・ローラ(図示しない)に対して夫々出力・ローラののでは、前記は、前記は、前記は、前記として、前記クロックパルス信号のD1と略同しませてこのクロックパルス信号のD1と略同ーのオンタイム編を持つ内部間期信号に、最初にD1と解して、可知信号のD1と略同ーのオンタイム編を持つ内部では、最初にD1と略に同期させてこのクロックパルス信号のD1と略同ーのオンタイム編を持つ内部間期信号に、

D 2 と認識する。そして、以後に出力されるクロ ックパルス信号をD1, D2, D1, D2, のように認識する(第3図(B)(f))。又、 前記スレーブ画像制御ユニット7-1~7-nの 画像メモリコントローラ (図示しない) は、前記 マスター画像制御ユニット7-Mの画像メモリコ ントローラ8aから既に出力されているHS/ VS信号の論理レベル "H" 区間 (水平走査区間) においてクロックパルスD1に同期した内部同期 信号(ティスプレイアドレスストローブ信号 DASTB)を夫々生成する (第3図 (B) (g))。上記内部同期信号は、これら各々の画 像メモリコントローラ(図示しない)から同期検 出回路5に対して連続的に出力される。ここで、 クロックパルス生成回路13から出力されるクロ ックパルス信号の周波数を6MRZ/Sとすれば、前 記と同様に各々の画像メモリコントローラ(図示 しない) から同期検出回路5に対して出力される 内部同期信号(ディスプレイアドレスストローブ 信号DASTB)の周波数は、3MHZ/Sとなる。

レイアドレスストローブ信号)を生成して同期検出回路5に出力する(第3図(B)(e))。このディスプレイアドレス信号DASTBは、画像メモリコントローラ8aから同期検出回路5に対して連続的に出力される。ここで、クロックパルス信号の周波数を6 MHZ/Sとすれば、画像メモリコンされる内部同期信号(ディスプレイアドレスストローブ信号DASTB)の周波数は、前記と同様に3 MHZ/Sとなる。

次にスレーブ画像制御ユニット7-1~7-nに対してイニシャライズ処理が行なわれ、その中の所定工程中の1工程中のライトイネーブル信号(WE信号)(第3図(B)(b)参照)の立上り(t2)に応答して前記スレーブ画像制御ユニット7-1~7-nは、クロックパルス生成回路13から出力された最初のクロックパルス信号をD1と認識するとともに、この最初のクロックパルス信号をルス信号D1と続く次のクロックパルス信号を

以上説明したように、本発明によれば、タイミング信号生成出力手段は、供給された初期化信号及び同期基準信号とから各々の信号処理ユニットの動作状態を示すタイミング信号を各々の信号処理ユニット毎に生成して出力し、同期検出手段は、前記タイミング信号生成出力手段から出力されるタイミング信号を受けて、すべてのタイミング信


号が同期したことを検出したときに、同期を検出 したことを示す信号を出力し、制御手段は、各々 の信号処理ユニットを制御下に置き、前記同期を 校出したことを示す信号が同期検出手段から出力 されるまでの間、前記初期化信号を再度出力する ようにしたので、与えられた信号を受けてこれに 所定の信号処理施す複数個の信号処理ユニットの 同期をとって駆動されるように構成された装置に おいて、装置全体としての同期をとるために、特 別な試験を実施することによって同期のとれない 信号処理ユニットを見出して、この同期のとれな い信号処理ユニットに対して何らかの技術的手段 を講ずることによって装置全体として同期がとれ るように調整したり、或いは、動作タイミングの 最も遅い信号処理ユニットと動作タイミングを合 わせるために、各々の信号処理ユニット毎に異な るディレイ時間を持ったディレイラインを接続す る等の多大な工数と高コストを要する作業を必要 とすることなく装置全体としての同期が自動的に 調整可能な同期調整装置を提供することができる。

4. 図面の簡単な説明


第1 図は、本発明の一実施例に従う同期調整袋 置の全体的な構成を示したプロック図、第2図は、 前記第1図にて図示した同期検出回路の内部の回 路構成を示したブロック図、第3図(A)。(B) は、夫々本発明の一実施例に従う同期閲整装置を 構成しているマスター画像制御ユニットから出力 される内部同期信号(ディスプレイアドレススト ローブ信号DASTB)と各々のスレーブ画像制 御ユニットから出力される内部同期信号(ディス プレイアドレスストローブ信号DASTB)とが 同期しないとき及び同期しているときに同期検出 回路から出力される信号の論理レベルを示したタ イミングチャートである。

1…ホストコンピュータ、5…同期検出回路、 7-1~7-n…スレーブ画像制御ユニット、 7-M…マスター画像制御ユニット、13…クロ ックパルス生成回路。

出願人代理人 tt:



氀 1



第 2 図

